Web Map
Location
News
Santander Info
|
| GIM>Research>project>CA112 HARP - Arquite... |
| PROJECT: |
| | CA112 HARP - Arquitectura Heterogenea para computación paralela |
| |    |
| Select this link to see PUBLICATIONS within this project |
| |
| Title: | CA112 HARP - Arquitectura Heterogenea para computación paralela |
| Acronym: | |
| Payer: | Ministerio de Economía y Competitividad. Subprograma INNPACTO. Referencia: IPT-2012-0847-430000 |
| Partners: | STMicroelectronics (leader), EADS IW, Probayes, CEA Grenoble, ST-Ericcson, NXP Semiconductors, Recore Systems, T. U. Eindhoven, SAPEC, SAPEC Tecnología, Univ. Aut. Barcelona, Univ. de Cantabria
|
| Budget: | 80686€ |
Years, begin: | 2013 |
end: | 2016 |
| Director: | Pablo Pedro Sánchez |
| R&D Lines: |
|
| Staff: |
Pablo Pedro Sánchez
|
| Description: | El proyecto HARP – “Heterogeneous ARchitectures for Parellel Computing” – es un proyecto de colaboración internacional con etiqueta Catrene CA-112 dentro del marco Europeo Eureka con participación activa de la industria Española a través de las empresas SAPEC y SAPEC Tecnología, apoyadas por dos grupos de investigación universitarios: el Centro de Prototipos y Soluciones Hardware/Software de la Universidad Autónoma de Barcelona y el Grupo de Ingeniería Microelectrónica de la Universidad de Cantabria. El coordinador del proyecto a nivel nacional es SAPEC.
El proyecto se financía con una ayuda del programa INNPACTO de MINECO, con referencia IPT-2012-0847-430000
El objetivo fundamental del proyecto HARP es desarrollar una plataforma de altas prestaciones que sustituya los clásicos co-procesadores SW/HW que se encargar de acelerar el computo en sistemas en chip, por una plataforma con múltiples núcleos, constituida por una matriz de agrupaciones de elementos de procesado, en donde cada agrupación incluye un número elevado de procesadores y un número variable de módulos hardware que implementan funciones específicas. En el proyecto también se generaran las herramientas necesarias para desarrollo, depurado y análisis de prestaciones de aplicaciones que se implementen en dicho dispositivo. Las tecnologías desarrolladas se validarán con aplicaciones de procesado de video, automoción, aeronáutica y telefonía inteligente.
Dentro del proyecto, la contribución Española se centrará en el desarrollo de metodologías de programación paralela basadas en paso de mensajes, técnicas de análisis de prestaciones y validación de la plataforma utilizando para ello aplicaciones de compresión video.
|
|
|
