Mapa Web
Localización
Noticias
Info Santander
Gestión BD
|
| GIM>investigación>proyecto>Implementación (VHDL... |
| PROYECTO: |
| | Implementación (VHDL y lógica) de decodificadores DVB-S y DVB-RCS |
| Seguir este link para ver las PUBLICACIONES dentro de este proyecto |
| |
| Título: | Implementación (VHDL y lógica) de decodificadores DVB-S y DVB-RCS |
| Acrónimo: | |
| Financia: | ALCATEL Espacio |
| Socios: | |
| Presupuesto: | 43366€ |
Año comienzo: | 2002 |
final: | 2004 |
| Director: | Víctor Fernández |
| Temas: |
Diseño y verificación de sistemas electrónicos para comunicaciones
|
| Personas: |
Víctor Fernández
Jesús Miguel Pérez
Pablo Pedro Sánchez
|
| Descripción: | Durante este proyecto se diseñó e implementó sobre FPGA un decodificador de canal MAP para una codificación convolucional siguiendo el estándar DVB-S. La novedad de la aproximación reside en que este tipo de decodificadores es aplicado habitualmente en Turbo-Códigos y no en la codificación propuesta en el DVB-S. El proyecto comprendió una fase de pruebas en los laboratorios de Alcatel en los que el GIM prestó soporte. |
|
|
