Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

 Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Sun 22-Dec-24 . 07:05



Mapa Web


Localización

Noticias

Info Santander



Gestión BD
GIM>investigación>proyecto>Diseño testable y ve...
PROYECTO:
 Diseño testable y verificación de ASIC's de alto nivel de complejidad: adaptación y mejora del sistema CAD de ayuda al diseño
   Seguir este link para ver las PUBLICACIONES dentro de este proyecto
 
Título:Diseño testable y verificación de ASIC's de alto nivel de complejidad: adaptación y mejora del sistema CAD de ayuda al diseño
Acrónimo: 
Financia:Comisión Asesora Científica y Técnica 
Socios:GIM/UC 
Presupuesto:€ Año comienzo:1988  final:1991 
Director:Salvador Bracho 
Temas: Métodos de test de circuitos integrados digitales y mixtos
Personas: Miguel Angel Allende
Salvador Bracho
Mar Martínez
Eugenio Villar
Descripción:  
© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster