Ficha completa |
Título: | TLM interrupt modelling for HW/SW co-simulation in SystemC |
Tipo: | Publicacion en Proceedings o Actas internacionales |
Lugar: | XXI Conference on Design of Circuits and Integrated Systems, DCIS'06 |
Fecha: | 2006-11 |
Autores: |
Héctor Posadas
David Quijano
Eugenio Villar
F. Escuder (DS2)
M. Martínez (DS2)
|
Líneas: |
Diseño y verificación de sistemas embebidos HW/SW
|
Proyectos: |
Medea+ 2A708 LoMoSa+
|
ISBN: | 978-84-690-41444 |
Fichero: |
|
Resumen: | En este trabajo se presenta la mejora de la herramienta PERFidiX desarollada en el proyecto ITEA Merced con la inclusión en el modelo abstracto del RTOS de las interrupciones generadas por los módulos HW. Las interrupciones forman parte del bus modelado con el estándar TLM. Esto asegura la portabilidad del modelo propuesto. |