Mapa Web
Localización
Noticias
Info Santander
Gestión BD
|
| GIM>Investigación>Diseño de sistemas e... |
| LINEA DE INVESTIGACION: |
| | Diseño de sistemas embebidos HW/SW |
| Seguir estos links para ver los PROYECTOS o PUBLICACIONES dentro de esta línea de investigación |
| |
| PERSONAS: |
Eugenio Villar (Responsable de esta línea de investigación)
Víctor Fernández
Pablo Pedro Sánchez
Héctor Posadas
Patricia Botella
Daniel Calvo
Luis Diaz
Raúl Diego
Pablo González
Fernando Herrera
Alejandro Nicolás
Pablo Peñil
Sara Real
Roberto Varona
|
| CAMPOS DE TRABAJO: |
El diseño de Sistemas Embebidos HW/SW es una de las actividades principales del grupo en la actualidad. En este campo, la línea de investigación más significativa es el modelado y análisis de prestaciones de sistemas embebidos HW/SW.
La tecnología de análisis de prestaciones implementada en SCoPE fue mejorada y aplicada a la exploración del espacio de diseño en el proyecto FP7 216693 MULTICUBE. El proyecto se centró en la definición de un entorno de exploración del espacio de diseño (DSE) automático, multi-objetivo, a ser usado en la optimización de la arquitectura del SoC a la aplicación en base a un conjunto de métricas como consumo, latencia, ancho de banda, prestaciones, QoS, etc. para la próxima generación de plataformas embebidas multimedia [SFP11]. La adaptación de SCoPE para análisis de prestaciones para DSE dio lugar a la nueva herramienta MultiCube-SCoPE [PRV10]. Las mejoras introducidas son de dos tipos. Por un lado, la adaptación de los mecanismos de simulación al análisis de prestaciones eficiente de un número importante de puntos del espacio de diseño [PMV09]. Por otro, mejoras significativas en la capacidad de modelado de SCoPE como el modelado de posiciones físicas de memoria [PoVi09], el modelado de espacios separados de memoria en SystemC [PoVi10a] y el modelado de las caches de instrucciones [CPVM10] y nivel-2 [RPV10]. Los resultados del proyecto se recogieron en un libro de Springer [PRV11][MFP11][SFP11][SFV11].
La tecnología de simulación y análisis de prestaciones desarrollada en el proyecto in SPICES fue extendida con objeto de dar soporte al co-diseño HW/SW compatible con la ingeniería SW y de sistemas de tiempo real ASSERT. Esta actividad ha sido financiado por el proyecto HW/SW Co-Design. El proyecto tenía dos objetivos principales. Por un lado, el desarrollo y producción de un entorno de co-diseño HW/SW que extienda el proceso ASSERT incorporando el co-diseño. Ello requería la definición de una metodología consistente para la fase de co-diseño HW/SW del sistema asegurando la consistencia entre el HW y el SW durante la verificación y el diseño. Tras un amplio análisis del estado del arte en el área [VFV11], se desarrolló un prototipo del entorno de herramientas de co-diseño fuertemente compatible con el proceso ASSERT [VVR12]. Por otro lado, se definió un caso de uso para experimentar y validar el entorno de co-diseño desarrollado [VVR11]. Como resultado, la herramienta AADS fue extendida a AADS-T[VVR12].
El proyecto FP7 IP 247999 Complex tuvo como reto tecnológico el desarrollo de una metodología de diseño innovadora, eficiente y productiva soportada por un entorno de exploración del espacio de diseño global para sistemas embebidos HW/SW multiprocesadores complejos. Este objetivo posee dimensión estratégica desde el momento en el que va a beneficiar tanto a los proveedores de plataformas, como a las compañías de CAD como a los integradores de sistemas electrónicos. Las actividades de I+D en Complex abordaron nuevas metodologías de modelado y especificación basadas en MDA como entrada al diseño así como la integración de estimaciones de prestaciones temporales y de consumo HW y SW en simulación eficiente de modelos virtuales del sistema y la exploración multidimensional del espacio de diseño con consideración de métodos en ejecución de optimización de tiempos de ejecución y consumo. Todas estas soluciones fueron desarrolladas y su efectividad validada sobre demostradores industriales durante el proyecto [GHHR12]. La contribución del Grupo de Ingeniería Microelectrónica recoge la experiencia ganada en proyectos anteriores en el desarrollo de nuevas metodologías de especificación basadas en MARTE [FVHV10][PHV10][FHV10] y el modelado, simulación y análisis de prestaciones HW [HBHR10] y SW [ViPo11][BPFH10][PVDM10]. La metodología de especificación está centrada en SW, incluye el modelo independiente de plataforma (PIM), el modelo de descripción de la plataforma (PDM), las asignaciones arquitecturales que se desean explorar y que dan lugar a los modelos específicos de plataforma (PSM) así como la definición del espacio y restricciones de diseño y el modelado de los escenarios del entorno de exploración [HPPV12a][HPV12][HPPV12b][HPPV12c]. El análisis de prestaciones requiere de la generación desde MARTE de la plataforma HW en IP-XACT [FeVi11][HeVi11][HPVC12] y la posterior integración del HdS y el SW de aplicación. Las herramientas de generación [PHV11][HPV11][VVB11][HPV12] producen los modelos ejecutables requeridos para el análisis de prestaciones de los experimentos seleccionados por la herramienta de exploración del espacio de diseño [BPF11][HePe11][Vi13]. La Simulación Nativa Composicional (CNS) permite el análisis de prestaciones de diferentes PSMs a partir de un único modelo PIM [PoVi11][ViPo12][ViPo13]. El proyecto permitió completar resultados en simulación multi-OS [PVRM11][FPV13] del proyecto Medea 2A714 SoftSoC , adaptatividad [HVH11] del proyecto IST 033511 ANDRES, técnicas de anotación temporal y modelado del RTOS [PDV12] de FP7 216693 MULTICUBE y formalización [PHV12a][PHV12b] del proyecto FP7 216807 SATURN. Los resultados del proyecto complementan las actividades desarrolladas en el proyecto HW/SW Co-Design en metodologías de co-diseño HW/SW basado en componentes desde AADL [AFRV12].
El proyecto FP7 288307 Pharaon abordó el diseño eficiente de sistemas complejos multi-procesadores en base a la paralelización del código de aplicación, la síntesis automática del SW y la gestión en tiempo de ejecución del consumo [PVB13][PNP14]. Un primer resultado fue la definición de un flujo de diseño integrado por las distintas herramientas de especificación, simulación, paralelización y síntesis [CTP12]. La contribución del Grupo de Ingeniería Microelectrónica recoge la experiencia ganada en proyectos anteriores en el desarrollo de nuevas metodologías de especificación en MARTE capaces de soportar la paralelización del código y la síntesis automática de la pila SW completa a ser ejecutada en cada nodo SMP del sistema [PVP12][PPN12a]. Variando las propiedades de los canales de comunicación en el modelo MARTE es posible decidir el grado de paralelismo y segmentación [PPN12b][PPN12c][NPP13]. El principal resultado del proyecto fue la herramienta eSSYN que genera automáticamente el código a ser descargado en cada elemento computacional del sistema a partir del Modelo eSpecífico de Plataforma (PSM) [PPN13a][LLP14]. La falta de un lenguaje de programación independiente de plataforma hace necesario asociar códigos funcionales en lenguajes distintos a un mismo componente cuando se asocia a dispositivos computacionales distintos (p.e. C/C++ for CPUs y OpenCL for GPUs) [PPN13b]. La herramienta es capaz de soportar distintos 'middleware' de comunicación y sincronización [NPP14a][PPN15] tal como MCAPI [NPP14b], así como la generación de múltiples ejecutables sobre recursos computacionales distintos [PPN14].
La actividad de FP7 IP 247999 Complex encontró continuidad en el proyecto FP7 IP 247999 Contrex . Contrex abordó el diseño de sistemas con criticidad mixta, es decir, sistemas complejos en los que sobre una misma plataforma ejecutiva comercial se implementan funciones con distintos niveles de fiabilidad. Contrex pone el énfasis en las características extra-funcionales como la energía y el costo. El proyecto desarrolló herramientas que permiten el análisis y la optimización de tiempo real, potencia, temperatura y fiabilidad con respecto a las demandas de aplicación en diferentes niveles de criticidad. Contrex integra métodos de diseño basados en modelos que se pueden personalizar para diferentes dominios de aplicación y plataformas de destino. La contribución de la Universidad de Cantabria estuvo en la definición de la metodología de modelado y especificación. Su aplicación como marco de modelado y diseño de fuente-única requiere de la integración de las herramientas de análisis [HPV15a], optimización [PPM15], exploración del espacio de diseño y síntesis [HPV15b] del sistema en un entorno único soportado por generadores de texto-desde-modelo (M2T) [HeVi16].
Estas líneas de investigación son complementarias a las actividades que se desarrollaron en los proyectos CICYT titulados: "Metodologías de especificación, análisis de prestaciones y verificación de sistemas embebidos en SystemC" [PRO03] y: "Tecnologías de Verificación e Implementación en plataforma de Sistemas Embebidos SW/HW" [PRO05]. Estos proyectos tienen continuidad actualmente en el proyecto CICYT titulado: "REBECCA - Sistemas Electrónicos Empotrados Confiables para Control de Ciudades bajo Situaciones Atípicas" [PRO04][QCL15].
El Grupo participó en la Red de Excelencia IST 004527 ARTIST2 en el ‘cluster’ de ‘Execution Platforms’. El Grupo contribuyó al MCC'06 [ViHe06] y al estudio de lenguages de programación [FeVi08]. La participación de la Universidad de Cantabria en esta red tuvo a Michael González Harbour del Grupo de Computadores y Tiempo-Real como investigador principal.
La experiencia en diseño de sistemas embebidos HW/SW se aprovecha en la mejora de la oferta docente [PoVi12][PHV14][PoVi15].
| | Actividad en la Plataforma Tecnológica Artemis El Grupo ha participado en la la Plataforma Tecnológica Europea de Sistemas Embebidos ARTEMIS, desde su arranque en 2005. Desde 2006, Eugenio Villar es el representante de la Universidad de Cantabria en la asociación industrial de la Plataforma ARTEMIS, ARTEMISIA. El Grupo fue miembro de PROMETEO, la Plataforma Española en relación con ARTEMIS. La actividad técnica de PROMETEO se llevó a cabo en el Proyecto Singular ATENEA desde 2006 a 2008.
... [+] | | Actividades anteriores en Diseño de Sistemas Embebidos HW/SW A medida que la síntesis de alto nivel o de comportamiento maduró durante los 90 al punto de utilización industrial con la aparición de las primeras herramientas comerciales, el Grupo se planteó nuevos campos de investigación en las áreas todavía no resueltas de una manera efectiva. El aumento de complejidad de los circuitos integrados, ASICs y FPGAs que ahora incluyen HW de aplicación especifica y uno o varios procesadores y/o DSPs obliga al desarrollo de metodologías de diseño de sistemas complejos HW/SW. En este campo, el Grupo orientó su actividad de investigación al desarrollo de metodologías industriales de co-diseño HW/SW de sistemas embebidos. La primera linea de trabajo fue el estudio de la utilización de la herramienta de síntesis de alto nivel FIRES en entornos de co-diseño [Ta95][TaVi95a][TaVi95b][TaVi95c][TVVV96].
... [+] |
|
|
