| Ficha completa |
| Título: | Protocol Bus Modeling using inheritance with TLM2.0 |
| Tipo: | Publicacion en Proceedings o Actas internacionales |
| Lugar: | Proceedings of the Forum on Design Languages, FDL'07. Barcelona |
| Fecha: | 2007-09 |
| Autores: |
Héctor Posadas
David Quijano
Eugenio Villar
Marcos Martínez (DS2)
|
| Líneas: |
Diseño y verificación de sistemas embebidos HW/SW
|
| Proyectos: |
Medea+ 2A708 LoMoSa+
|
| ISBN: | 978-2-9530504-00 |
| Fichero: | ver fichero
|
| Resumen: | El incremento de complejidad de los sistemas embebidos HW/SW demandan mecanismos efectivos de co-simulación HW/SW. El bus del sistema es el elemento sobre el que se realiza la comunicación HW/SW con lo que su modelado es crucial. El modelado del bus debe de realizarse a distintos niveles de detalle integrando los distintos modelos del procesador y los periféricos. Este trabajo propone un modelo genérico del bus que aprovecha la herencia de la programación OO de C++ para facilitar su integración en la plataforma. La técnica propuesta permite el refinado del bus a distintos niveles de abstración de una forma semi-automática. |
